728x90
728x90

Study/SoC 구조 설계 7

[SoC 구조 및 설계] 07 - RISC-V, RVX (eXpress) 개념 활용

1. RISC-V 코어란?1.1 SoC 설계 트렌드최근 SoC 설계의 핵심 트렌드:1) AI-SoC (인공지능 기반 SoC)2) PIM(Processor-in-Memory) / CIM(Computing-in-Memory)3) DDN(Deep Neural Network) 기반 설계4) NPU(Neural Processing Unit) 활용PIM (Processor-in-Memory)의 필요성기존 폰 노이만 아키텍처의 병목현상 해결을 위한 접근 방식CPU와 메모리 간 데이터 이동을 줄이기 위한 솔루션_1.2 RISC-V 코어의 개요2015년 UC Berkeley에서 오픈소스로 개발기존 ARM 대비:1) 칩 면적: ARM 대비 30%2) 소비 전력: ARM 대비 40%적용 사례:Qualcomm: IoT MCU..

[SoC 구조 및 설계] 06 - EDA 프로그램 비교 및 설치 방법

개인적으로 헷갈려서 찾아보고 용도를 정리함.※ 따라서 전부 설치해본 것이 아니므로 틀린 정보가 있을 수 있음 주의!_1. EDA (Electronic Design Automation) 란?반도체 칩, FPGA, ASIC 설계를 위한 소프트웨어 도구회로 설계, 검증, 시뮬레이션, 합성(Synthesis), 배치-배선(Layout) 등 수행==========𝔼𝔼𝟚𝟚========== 2. 주요 EDA 프로그램 비교EDA 툴을 기능별로 구분할 수 있다.목적툴기능특징사용RTL 시뮬레이션QuestaSim (Siemens EDA)Verilog/SystemVerilog/VHDL 시뮬레이션빠른 속도, UVM 지원, 강력한 디버깅ASIC + FPGAVivado Simulator (Xilinx)Xilinx FPGA..

[SoC 구조 및 설계] 05 - EDA 툴 활용과 회로 설계

EDA Tool (Electronic Design Automation)SoC 설계 자동화를 지원하는 툴반도체 칩, FPGA, ASIC 설계를 위한 소프트웨어 도구회로 설계, 검증, 시뮬레이션, 합성(Synthesis), 배치-배선(Layout) 등의 작업 수행을 지원==========𝔼𝔼𝟚𝟚========== 1. 아날로그 회로 설계과정1) Schematic 설계: 회로도를 작성2) Layout 설계: Schematic을 바탕으로 물리적인 회로 배치3) DRC (Design Rule Check): 설계 규칙 검증4) LVS (Layout Versus Schematic): Layout과 Schematic의 일치 여부 검증5) 시뮬레이션: 동작 검증 수행6) 반도체 파운드리(Foundry)에 제작 요..

[SoC 구조 및 설계] 04 - 구성요소 + 폰 노이만 Architecture

Youtube 강좌, 해외 강좌, K-mooc 강좌 등을 수강하고 총 정리한 내용_1. 폰 노이만 아키텍처 (Von Neumann Architecture)개요컴퓨터의 기본 구조로, 프로그램과 데이터를 동일한 메모리에 저장하는 방식중앙처리장치(CPU), 메모리, 입출력 장치(I/O)로 구성됨주요 특징단일 메모리 구조: 명령어와 데이터가 같은 메모리 공간을 공유순차적 실행 방식: 프로그램 카운터(PC)가 다음 명령어의 주소를 지정하여 순차적으로 실행병목현상 (Von Neumann Bottleneck): CPU와 메모리 간의 데이터 전송 속도 차이로 인해 성능 저하 발생==========𝔼𝔼𝟚𝟚========== 2. 프로세서 (Processor)클락(Clock) 신호CPU가 내부 회로를 동작시키기 위..

[SoC 구조 및 설계] 03 - 아키텍처 및 시스템 Interconnect

1. SoC의 개념과 문제점1.1 SoC(System on Chip)란?하나의 칩(Chip) 안에 여러 개의 기능 블록(모듈, IP)을 집적한 반도체 설계 방식CPU, GPU, 메모리, I/O, 인터페이스 등이 포함됨예) 스마트폰의 프로세서 (아이폰 SoC 등)_1.2 모듈(IP) 구성 요소CPU: 중앙처리장치DSP: 디지털 신호 처리GPU: 그래픽 처리 장치메모리: SRAM, DRAM, Flash인터페이스: I/O, USB, PCIe 등_1.3 장단점장점소형화: 여러 기능을 하나의 칩에 집적하여 크기를 줄일 수 있음고성능: 개별 칩보다 통합 칩이 최적화된 성능 제공전력 효율성: 내부 데이터 전송 최적화로 전력 소모 감소비용 절감: 개별 부품을 조합하는 것보다 제작 단가가 낮아질 가능성 있음단점복잡성 증..

[SoC 구조 및 설계] 02 - 아키텍처, 전력 최적화

Youtube 강좌, 해외 강좌, K-mooc 강좌 등을 수강하고 총 정리한 내용_ 1. 고성능 vs 저전력개념 비교고성능 (High Performance): 빠른 연산 처리 및 높은 속도 목표저전력 (Low Power): 전력 소모를 최소화하여 효율적인 동작 목표주요 요소파워서플라이 (Power Supply): 전력 공급 방식이 성능과 전력 소모에 영향을 줌클럭 (Clock): 높은 클럭 속도는 성능 향상에 기여하지만, 전력 소비 증가를 유발SoC의 딜레이 (Delay)VLSI 설계에서 중요한 요소로, 신호 전파 지연을 고려해야 함.딜레이 분석 모델RC 딜레이 모델엘모어(Elmore) 딜레이 모델논리적 노력(Logical Effort) 모델==========𝔼𝔼𝟚𝟚========== 2. 에너지..

[SoC 구조 및 설계] 01 - SoC 설계란?

Youtube, 해외 강좌, K-mooc 강좌 등을 수강하고 정리한 내용_ # SoC(System on a Chip) 설계란?SoC 설계는 시스템의 주요 구성 요소(IP: Intellectual Property)를 하나의 칩에 통합하는 것을 목표로 하는 것.CPU, 메모리(RAM), I/O 처리 장치 등 여러 모듈로 구성되며, 완전한 컴퓨터 시스템을 소형화한 형태이다. ======𝔼𝔼𝟚𝟚====== 1. SoC의 개념과 설계 원리SoC란?System-on-Chip: 시스템과 칩의 결합시스템에 필요한 요소(예: CPU, 메모리, 외부 입출력 장치)를 하나의 칩에 통합구성요소IP (Intellectual Property): SoC를 구성하는 기본 단위로직 설계: 로직 게이트 → 회로 → 트랜지스터로 ..

728x90
반응형