22EE DOEN

1. HLS란?HLS(High-Level Synthesis)는 C, C++, SystemC 같은 고수준 언어를 사용하여 RTL(Register Transfer Level) 코드(Verilog/VHDL)를 자동으로 생성하는 기술전통적인 RTL 설계에서는 클럭 단위 동작과 레지스터 제어를 직접 설계해야 하지만, HLS는 알고리즘 중심의 추상화된 설계를 통해 생산성을 높인다._# HLS 설계 흐름고수준 언어로 설계 작성: C/C++ 또는 SystemC로 하드웨어 동작을 알고리즘적으로 기술, 타이밍이나 레지스터 상세를 신경 쓰지 않고 기능에 집중검증(Simulation): 소프트웨어 시뮬레이션을 수행해 기능 검증합성(Synthesis): HLS 툴을 사용해 RTL(Verilog/VHDL) 코드로 변환논리 합성 ..

1. RISC-V 코어란?1.1 SoC 설계 트렌드최근 SoC 설계의 핵심 트렌드:1) AI-SoC (인공지능 기반 SoC)2) PIM(Processor-in-Memory) / CIM(Computing-in-Memory)3) DDN(Deep Neural Network) 기반 설계4) NPU(Neural Processing Unit) 활용PIM (Processor-in-Memory)의 필요성기존 폰 노이만 아키텍처의 병목현상 해결을 위한 접근 방식CPU와 메모리 간 데이터 이동을 줄이기 위한 솔루션_1.2 RISC-V 코어의 개요2015년 UC Berkeley에서 오픈소스로 개발기존 ARM 대비:1) 칩 면적: ARM 대비 30%2) 소비 전력: ARM 대비 40%적용 사례:Qualcomm: IoT MCU..

개인적으로 헷갈려서 찾아보고 용도를 정리함.※ 따라서 전부 설치해본 것이 아니므로 틀린 정보가 있을 수 있음 주의!_1. EDA (Electronic Design Automation) 란?반도체 칩, FPGA, ASIC 설계를 위한 소프트웨어 도구회로 설계, 검증, 시뮬레이션, 합성(Synthesis), 배치-배선(Layout) 등 수행==========𝔼𝔼𝟚𝟚========== 2. 주요 EDA 프로그램 비교EDA 툴을 기능별로 구분할 수 있다.목적툴기능특징사용RTL 시뮬레이션QuestaSim (Siemens EDA)Verilog/SystemVerilog/VHDL 시뮬레이션빠른 속도, UVM 지원, 강력한 디버깅ASIC + FPGAVivado Simulator (Xilinx)Xilinx FPGA..