22EE DOEN

1. 임베디드 시스템의 메모리 모델시스템 수준에서 메모리 구조가 단순함PC나 서버처럼 복잡한 메모리 계층 구조를 가지지 않음대부분의 임베디드 시스템은 MMU(Memory Management Unit) 가 없거나 비활성화됨주소 변환 과정이 없음 → CPU가 물리 주소(Physical Address) 를 직접 사용하여 메모리에 접근디버깅과 시스템 제어가 직관적이지만, 메모리 보호 기능이 부족하드웨어 리소스 제약메모리 용량이 제한적이며, 고정된 메모리 맵을 사용하는 경우가 많음효율적인 메모리 사용이 필수적==========𝔼𝔼𝟚𝟚========== 2. 메모리 관리의 중요성OS가 없는 경우 (Bare-metal)메모리 초기화 및 영역 구분(코드, 데이터, 힙, 스택 등)을 개발자가 직접 정의해야 함오류..

1. 디지털 회로의 출력 유형 비교1.1 Combinational Logic Output정의현재 입력 값만으로 출력이 결정되는 출력 방식과거 상태 저장 없음 (메모리 소자 없음)입력 변화가 생기면 게이트 지연 이후 바로 출력 변경특징클럭(Clock) 신호 불필요입력의 변화에 즉각 반응회로 구성 간단, 지연 짧음예시AND, OR, NOT 회로Multiplexer, Decoder, Full Adder 등_1.2 Registered Output정의Register(D Flip-Flop 등)을 통해 출력이 저장됨클럭(Clock) 신호에 동기화되어 출력 결정입력이 바뀌어도 클럭 엣지 시점까지 출력 유지특징이전 상태 기억 가능 (Sequential Logic의 구성 요소)출력 타이밍 제어 가능파이프라인 처리, FSM..

1. 모드(Mode)의 정의모드(Mode)란 확률 분포에서 가장 자주 등장하는 값확률 밀도 함수(PDF) 또는 확률 질량 함수(PMF)가 최대가 되는 지점확률 변수 \( X \)의 모드 \( x_{\text{mode}} \)는 다음과 같이 정의됨이산 확률 변수(Discrete Random Variable): 확률 질량 함수(PMF)가 가장 큰 값을 가지는 \( x \)연속 확률 변수(Continuous Random Variable): 확률 밀도 함수(PDF)가 가장 큰 값을 가지는 \( x \)\[x_{\text{mode}} = \arg\max_x p(x) \] ==========𝔼𝔼𝟚𝟚========== 2. 이산 확률 변수에서 모드2.1 개념이산 확률 변수의 경우, 특정 값이 가장 높은 확률..

1. Tensor의 개념텐서(Tensor)는 다차원 배열(배열의 일반화된 형태)을 의미하며, 스칼라, 벡터, 행렬의 확장된 개념이다.머신러닝과 딥러닝에서는 데이터 표현과 연산을 위해 텐서를 사용개념차원 (Dimensionality)예시스칼라 (Scalar)0D (0차원)\( x \in \mathbb{R} \)벡터 (Vector)1D (1차원)\( \mathbf{x} \in \mathbb{R}^N \)행렬 (Matrix)2D (2차원)\( \mathbf{X} \in \mathbb{R}^{M \times N} \)3D 텐서 (3차원 텐서)3D\( \mathbf{X} \in \mathbb{R}^{H \times W \times C} \)nD 텐서 (고차원 텐서)( n )-차원\( \mathbf{X} \in \..

1. 임베디드 시스템 정의 및 특징1.1 정의특정 목적을 수행하는 컴퓨팅 장치로, 사용자와 지속적인 상호작용 없이 동작하는 시스템일반적인 컴퓨터(PC)와는 달리, 특정 기능 수행에 최적화됨다양한 환경에서 동작하며, 리소스가 제한적_1.2 특징1) 제한된 하드웨어 자원: 낮은 프로세싱 파워, 제한된 메모리(RAM, 플래시)2) 실시간성: 특정 시간 내에 작업을 완료해야 하는 경우가 많음 (예: 자동차 ECU, 로봇 제어)3) 저전력 설계: 배터리로 구동되는 경우가 많아 전력 최적화 필요4) 소형화 및 집적화: 특정 기능을 수행하도록 설계된 단일 칩 솔루션 (MCU 기반)_1.3 임베디드 시스템의 응용 분야가전제품: 세탁기, 전자레인지, 스마트 TV자동차 전장 시스템: ECU(전자제어장치), ABS, ADA..

1. DMA 컨트롤러 역할AXI4-Lite 버스를 통해 DMA의 동작을 설정 및 모니터링CPU(혹은 FPGA 내부 컨트롤 로직)가 DMA를 실행할 수 있도록 설정을 관리하는 모듈_1.1 주요 기능RDMA(읽기 DMA) 및 WDMA(쓰기 DMA) 제어1) DMA가 어떤 메모리 주소에서 읽을 것인지(RDMA), 어떤 주소에 쓸 것인지(WDMA) 설정2) rdma_mem_ptr, wdma_mem_ptr에 각각의 메모리 주소값을 설정3) rdma_transfer_byte, wdma_transfer_byte에 전송할 데이터 크기 설정AXI4-Lite를 통해 CPU 또는 FPGA 로직에서 제어 가능CPU가 AXI4-Lite를 통해 DMA를 시작(start), 완료(done), 중지(stop) 등의 동작을 수행 가능..

AXI4와 AXI4-Stream은 AMBA (Advanced Microcontroller Bus Architecture) 프로토콜의 일부지만, 사용 목적과 데이터 전송 방식이 다르다.==========𝔼𝔼𝟚𝟚========== 1. 비교표구분AXI4 (Memory-Mapped)AXI4-Stream사용 목적메모리 주소 기반 데이터 전송연속적인 데이터 스트림 전송주소 신호존재 (주소를 통해 데이터 읽기/쓰기)없음 (주소 지정 없이 데이터 흐름)데이터 흐름Request-Response 방식 (CPU, DMA 등)단방향 스트리밍 (비디오, 네트워크 등)핸드셰이크 신호ARVALID, AWVALID, WVALID, RVALID, BVALIDTVALID, TREADYReady 신호읽기/쓰기 별도 (ARREAD..

0. AXI4-Lite 개요AXI(Advanced eXtensible Interface) 프로토콜의 하위 집합으로, 단순한 메모리 매핑(Memory-mapped) 통신을 위한 인터페이스주로 저속의 제어 및 설정 레지스터 접근을 위해 사용FPGA 및 SoC 설계에서 프로세서(PS)와 사용자 정의 하드웨어(PL) 간 통신을 위한 기본적인 방법으로 활용된다.==========𝔼𝔼𝟚𝟚========== 1. 특징단일 전송(Single Transfer)만 지원AXI4와 달리 버스트 전송(Burst Transfer)을 지원하지 않음한 번의 트랜잭션에서 하나의 데이터만 전송 가능데이터 전송 속도보다는 간단한 구조와 구현의 용이성이 목적간단한 인터페이스AXI4-Lite는 주소(Address), 읽기(Read),..